

第1回ARIM量子・電子マテリアル領域セミナー 最先端デバイス技術

固体磁気メモリ開発の現状と将来展望

野崎隆行 (nozaki-t@aist.go.jp) 産業技術総合研究所 新原理コンピューティング研究センター

本日のアウトライン

- 1. スピントロニクスとトンネル磁気抵抗(TMR)効果
- 2. 磁気抵抗効果型ランダムアクセスメモリ (MRAM)の開発状況
 - 電流磁界型MRAMからスピントランスファートルク(STT)-MRAMへ
- 3. 次世代型MRAMへの取り組み
 - スピン軌道トルク(SOT)-MRAM
 - 電圧駆動型(VC)-MRAM
- 4. まとめ

本日のアウトライン

1. スピントロニクスとトンネル磁気抵抗(TMR)効果

- 2. 磁気抵抗効果型ランダムアクセスメモリ (MRAM)の開発状況
 - 電流磁界型MRAMからスピントランスファートルク(STT)-MRAMへ
- 3. 次世代型MRAMへの取り組み
 - スピン軌道トルク(SOT)-MRAM
 - 電圧駆動型(VC)-MRAM
- 4. まとめ

スピントロニクス



磁気トンネル接合(MTJ: Magnetic Tunnel Junction)素子



磁化の向きは面内でも面直でも良い

TMR効果の定性的な説明 ~スピン依存トンネリング~



磁気抵抗比はトンネル過程に寄与する電子のスピン分極率Pで決まる

MgO(001)トンネル障壁層を用いた巨大TMR効果

コヒーレントトンネリングの活用

bcc Fe(001) 電極のバンド構造



(電子顕微鏡写真)





高対称 △1 ブロッホ状態が 支配的にトンネル伝導する



完全にスピン分極した Δ_1 バンド(P=1)

<u> 産総研発</u> <u>S.Yuasa</u> et al., Nature Mater. 3, 868 (2004).

実用MTJの基本構造



3回対称の磁化固定構造と4回対称の Fe/MgO(001)系は相性が悪い・・・

2つの幸運

- アモルファスCoFeB上にMgOが(001)優先配向する
- ポストアニールにより、MgO(001)界面からCoFeB がbcc(001)構造に結晶化

D. Djayaprawira et al., APL 86, 092502 (2005).



アモルファスCoFeB/MgO(001)積層における 固相エピタクシー技術により量産化に成功

TMR特性向上の変遷



約15年ぶりに室温TMR比最高値を更新。ON/OFF比10(低温では達成済み)を目指して開発競争中

MRAM用MTJ素子の構造例



TMR素子の応用例

高密度HDD用磁気ヘッド





B.-Y. Jang et al.J. Magn. Magn. Mater. **571** 170546 (2023)





MRAM produced by Intel (IEDM2018)

位置・角度検出センサー



https://www.tdk.com/

生体磁気センサー



https://www.spintronics.co.jp/

本日のアウトライン

1. スピントロニクスとトンネル磁気抵抗(TMR)効果

2. 磁気抵抗効果型ランダムアクセスメモリ (MRAM)の開発状況

電流磁界型MRAMからスピントランスファートルク(STT)-MRAMへ

3. 次世代型MRAMへの取り組み

- スピン軌道トルク(SOT)-MRAM
- 電圧駆動型(VC)-MRAM

4. まとめ



利点

✓ 不揮発性
 ✓ 高速動作(~ns)
 ✓ 大容量 (~ Gbit)
 ✓ 高い繰り返し動作耐性 (>10¹⁵)
 ✓ CMOS技術との親和性
 ✓ 高い放射線耐性

読み出し: TMR効果の低抵抗-高抵抗を0-1のデジタル情報として利用 書き込み: 外場により記録層磁化の向きを反転 書き込み手法により様々なタイプのMRAMが存在 電流磁界方式 (1990年代後半まで)



- ・間接的で非効率
- 素子が小さくなるほど消費電力大 (Mbit級が限界)
- ・エレクトロマイグレーション問題



Everspin社 トグルMRAM

データ保持時間 > 20 years 読み出し/書き込み速度 ~ 35 ns 125℃で20年以上の情報保持特性 動作温度範囲 -40℃< T < 150℃ 容量 ~ 32Mb

https://www.everspin.com/toggle-mram-technology

MRAMの情報書き込み技術の変遷2

スピントランスファートルク(STT)磁化反転方式の誕生

550

500

450

400

R (Ohm)

理論予測

J. Slonczewski, JMMM 159, L1 (1996). L. Berger, PRB 54, 9353 (1996).





1999年 E.B.Mayersら 金属接合 2004年 Y. Huaiら AlOx-MTJ 2005年 H. Kubota<u>,</u>ら MgO-MTJ

I (mA)

量子効果による直接的な制御で高効率

スピントランスファートルク(STT)書き込みの特徴





微小・薄膜素子ほど少ないスピン角運動量の注入で反 転が誘起されるため、小電流で駆動が可能!





D. Bedau et al. Appl. Phys. Lett. 97, 262502 (2010)

面内磁化型&面直磁化型STT-MRAM

2005 ソニー (M. Hosomi *et al., IEDM* 2005.) - <u>面内磁化 CoFeB/MgO/CoFeB</u>

世界初のSTT-MRAM(面内磁化)



2008 東芝-産総研-東北大 (T. Kishi *et al., IEDM* 2008.) -*垂直磁化* MgO-MTJ

世界初の垂直磁化STT-MRAM



2010 東北大グループ (S. Ikeda *et al.*, *Nat. Mater*. 2010.) - <u>毎直磁化 CoFeB</u>電極

作製が容易な単層のCoFeBで垂直磁化を実現



STT-MRAMの直近ターゲット

【現在】

ロジック混載不揮発メモリへの適用(従来はNOR-Flash)

➢ NOR-Flashは、すでに微細化限界

- ▶ STT-MRAMは、低コストでロジック回路に混載可能
- ▶書き換え頻度が比較的少ない用途なので、書き換え耐性の 要求が厳しくない。

【近い将来】

e-Flash、ラストレベルキャッシュ(LLC)用低速SRAMの置き換えへ

▶ 高速書き込みと書き換え耐性を両立できるかどうかが技術的なポイント

(高速書き込みには高書き込み電流が必要⇒繰り返し動作耐性が劣化 10¹⁰~10¹²程度)

e-Flash代替はデータ保持期間重視(10年以上)、SRAM代替は高速性と書き換え耐性(~10¹⁴)重視

> 大手半導体メーカー各社による熾烈な製品開発競争中

スタンドアローンMRAMでのDRAM代替は容量、コスト面でのブレークスルーが必要



STT-MRAMの実用化例

スマートウォッチ



ファーウェイ社 GT2 ソニー製GPSプロセッサーに MRAM搭載(Samsung製)



アンビックマイクロ社 「Apollo4」シリーズにeFlashの代 替としてMRAM(TSMC製)を採用 動作時消費電流を半減

https://ambiq.com/apollo4/



Embedded STT-MRAM テストチップ

ルネサスエレクトロニクス社 200MHz高速ランダムアクセス マイコンテストチップ

https://www.renesas.com/

AIチップ



ジルファルコン社 「Lightspeeur」にMRAMを搭載 (TSMC製) 9.9TOPS/Wの省エネルギー化 に貢献



グリーンウェーブテクノロジーズ社 ワイヤレスイヤホン用RISC-Vプロ セッサー「GAP9」にMRAM(Grobal Foundries製)搭載

https://greenwaves-technologies.com/

https://www.gyrfalcontech.ai/

本日のアウトライン

1. スピントロニクスとトンネル磁気抵抗(TMR)効果

- 2. 磁気抵抗効果型ランダムアクセスメモリ (MRAM)の開発状況
- 電流磁界型MRAMからスピントランスファートルク(STT)-MRAMへ
- 3. 次世代型MRAMへの取り組み
 - スピン軌道トルク(SOT)-MRAM
 - 電圧駆動型(VC)-MRAM
- 4. まとめ

スピン軌道トルク(Spin Orbit Torque)とSOT-MRAM

非磁性体のスピン変換とスピン軌道トルク(SOT)

Spin-Torque Switching with the Giant Spin Hall Effect of Tantalum

Luqiao Liu,¹* Chi-Feng Pai,¹* Y. Li,¹ H. W. Tseng,¹ D. C. Ralph,^{1,2} R. A. Buhrman¹†

Science 336, 555 (2012)







利点

書き込み/読み出し経路の分離
トンネル障壁層に書き込み電流を流す必要が無い
⇒高速動作、高信頼性 (STT-MRAMトリレンマの回避)
読み出し経路の電気抵抗が低いため、多ビットー括書き込
みによる省電力化が可能

課題

- ▶ スピン変換効率の向上(低電流書き込み)
- >大容量化と無磁界書き込みの両立

3つのタイプのSOT-MRAMとその特徴

	Туре Ү	Туре Х	Туре Z
	Z Y X A A A A A A A A A A A A A		
利点	● 無磁界	● 高速書き込み ● (Yより)低電流反転	 ● 高速 ● (Yより)低電流反転 ● 大容量
課題	 ● 高速化に大電流必要 ● 高容量化に難 	● Z方向の磁界が必要	● X方向の磁界が必要
		深見、大	野 応用物理 86,565 (2017

SOT-MRAMチップ試作状況

東北大学 VLSI2020

https://www.tohoku.ac.jp/japan ese/2020/06/press20200616-01-sot-mram.html



TSMC&ITRI IEDM2023

22-4 High RA Dual-MTJ SOT-MRAM devices for High Speed (10ns) Compute-in-Memory Applications



容量:4kB 書き込み速度:10 ns 保持時間:10 years

書き込み速度:10 ns 保持時間:10 years

IMEC IEDM2023

31-3 Ultimate MRAM Scaling: Design Exploration of High-Density, High-Performance and Energy Efficient VGSOT for last level cache

39-3 Scaling the SOT track – A path towards maximizing efficiency in SOT-MRAM





Voltage-gated SOT-MRAM

First proposal: H. Yoda et al IEDM 2016 10.1109/IEDM.2016.7838495

垂直磁化型MTJ

書き込みエネルギー:<100 fJ/bit 繰り返し耐性:> 10¹⁵

本日のアウトライン

- 1. スピントロニクスとトンネル磁気抵抗(TMR)効果
- 2. 磁気抵抗効果型ランダムアクセスメモリ (MRAM)の開発状況
- ・ 電流磁界型MRAMからスピントランスファートルク(STT)-MRAMへ
- 3. 次世代型MRAMへの取り組み
- スピン軌道トルク(SOT)-MRAM
- 電圧駆動型(VC)-MRAM

4. まとめ

電圧駆動型(VC)-MRAMの狙い



電圧磁気異方性制御(VCMA: Voltage-controlled magnetic anisotropy)



K_{PMA}:垂直磁気異方性エネルギー



<u>T. Nozaki et al. Appl. Phys. Lett. 96,</u> 022506 (2010) Y. Shiota, <u>T.N.</u> et al. Appl. Phys. Exp. <u>4</u>, 043005 (2011)



VCMA効果の物理起源







電子自身の軌道運動により発生する 磁界がスピン磁気モーメントと相互作 用する相対論的効果



VCMA効果を利用した電圧ダイナミック磁化反転



VCMA効果を利用した電圧ダイナミック磁化反転

Y. Shiota, <u>T.N.</u> et al. APEX 9, 013001 (2016.)



1nsの高速書き込みを数fJ/bitで実現!

VCMA効果を利用した電圧ダイナミック磁化反転

Y. Shiota, <u>T.N.</u> et al. APEX 9, 013001 (2016.)



電圧誘起ダイナミック磁化反転の利点と課題

利点

- 1. 高速スイッチング (<数ns)
- 2. 低書き込みエネルギー (~数fJ/bit)
- 3. スイッチングトランジスタの縮小
- 4. 高MR、高耐電圧、高繰り返し動作耐性(厚膜バリア)
- 5. 書き込み・読み出しバイアス極性の分離

課題

- 1. スケーラビリティー実証
- 2. 低書き込みエラー率の実証
- トグルスイッチング
 プリリード、リードベリファイが必要
- 4. 高抵抗素子の高速読み出し
- 5. 無磁界化、パルス幅依存性の緩和



VC-MRAMのスケーラビリティー実証に向けた材料開発



IrドーピングによるVCMA増強(単結晶素子)

<u>T. Nozaki</u> *et al. NPG Asia Mater.* **9**, e451 (2017) <u>T. Nozaki</u> *et al. APL Mater.* **8**, 011108 (2020)



量産用多結晶MTJの高VCMA化



300mmウェハ対応スパッタ装置 EXIM (東京エレクトロン)



<u>T. Nozaki et al. APL Mater. 11</u>, 121106 (2023)



低温成長による平坦かつ清浄な界面構造の形成 ⇒ 多結晶系で最高値のVCMA効率-140 fJ/Vmを達成

35

VC-MRAMチップ試作状況

https://www.mram-info.com/

ITRI and UCLA to co-develop VC-MRAM technologies

Taiwan-based Industrial Technology Research Institute (ITRI) announced an agreement with the University of California, Los Angeles (UCLA) to co-develop Voltage-Control MRAM (VC-MRAM) technologies.

ITRI says that VC-MRAM is a type of SOT-MRAM that offers improved performance - 50% higher writing speed and 75% less energy consumption. VC-MRAM is said to be ideal for AloT and automotive industry applications. The partnership is expected to strengthen the link between both parties and accelerate the R&D and industrialization of new memory technologies.



The First CMOS-Integrated Voltage-Controlled MRAM with 0.7ns Switching Time

H. Suhail^{1†}, H. He^{1†}, J. Yang¹, Q. Shu¹, C. -Y. Wang², S. -Y. Yang², Y. -C. Hsin², C. -Y. Shih², H. -H. Lee², D. Wu¹, A. Lee¹, J. -H. Wei², P. Gupta¹, K. L. Wang¹, S. Pamarti¹ ¹University of California, Los Angeles, CA, USA, email: harissuhail@ucla.edu. ²Industrial Technology Research Institute, Hsinchu, Taiwan †These authors contributed equally to this work

IEDM2023 10.1109/IEDM45741.2023.10413670

Write: 0.7 ns Read: 8.5 ns Endurande: $> 10^{11}$ VCMA係数: 48 fJ/Vm



各種メモリベンチマーク

	不揮発性	書込み 時間	書込み 電力	書き換え耐性	セル面積	
SRAM	×	~ 1ns	~ 1 fJ/bit	> 10 ¹⁵	> 100 F ²	
DRAM	×	∼10 ns	<1 pJ/bit	> 10 ¹⁵	6 F ²	
PCRAM	0	~ 50 ns	~ 10 pJ/bit	~10 ⁹	4 ~ 30 F ²	
FeRAM	0	~ 20 ns	~1 pJ/bit	~10 ¹²	15 ~ 35 F ²	
ReRAM	0	~ 10 ns	~1 pJ/bit	~10 ¹⁰	4 ~ 12 F ²	
NAND Flash	0	>100 μs	~ 100 pJ/bit	~ 10⁵	< 4 F ²	
STT-MRAM	0	~ 10 ns	0.05~1 pJ/bit	10 ¹⁰ ~10 ¹⁵	6 ~ 10 F ²	市場開拓中
SOT-MRAM	0	0.1~few ns	< 100 fJ/bit	~10 ¹⁵	12 ~ 18 F ²	基礎研究段階 +α
VC-MRAM	0	0.1~few ns	~数 fJ/bit	~10 ¹⁵	6 ~ 10 F ²	基礎研究段階

37

MRAMのターゲットメモリ階層



- MgOトンネル障壁を用いた強磁性トンネル接合(MTJ)における巨大トンネル磁気抵抗(TMR) 効果はGbit級の磁気抵抗効果型ランダムアクセスメモリ(MRAM)を実現
- MRAMの情報書き込みには様々な手法があり、電流磁界型MRAM、およびスピントランス ファートルク(STT)-MRAMはすでに製品化。
- STT-MRAMの直近ターゲットはe-Flashおよびラストレベルキャッシュ用低速SRAM代替 課題は高速書き込みと高書き換え耐性の両立
- スピン軌道トルク(SOT)-MRAMは3端子構造MRAMであり、書き込みと読み出しを分離で きるため、STT-MRAMのトリレンマを回避可能。低書き込み電流化と無磁界化が課題。
- 電圧制御型(VC)-MRAMは不揮発性メモリでSRAM並みの書き込み電力実現に期待。

スケーラビリティー実証に向けたVCMA効率の増大と安定な書き込み手法の確立が課題。